先恐后的争夺发电机多项式的数据传输到两线线;

扰生成多项式的解扰收到的数据从两线线;和

路故障检测手段，连接到争相发电机多项式和解扰发电机多项式，抽样数据的次要通道的多点取样，以获取二级数据，从而发现了一些反转点的信号水平descrambled中学通道数据每单位时间内，和输出线路故障信号表明有麻烦线的人数时发现反转点超过预定人数。

先恐后的争夺发电机多项式的数据传输到两线线;

扰生成多项式的解扰收到的数据从两线线;和

数手段，连接到争相多项式和解扰发电机发电机多项式，输出信号的大多数预定人数的比特descrambled中学通道数据。

行到并行的转换途径，预定人数的比特串行投入相同数量的并行位;和

数决定手段的大多数数据输出信号由于多数决定说平行位投入说串行到并行的转换手段。

行到并行的转换途径，预定人数的比特串行投入相同数量的并行位;和

数决定手段的大多数数据输出信号由于多数决定说平行位投入说串行到并行的转换手段。

一个多项式发生器争相主要数据和辅助数据为基础的第一个多项式和转递炒主数据和辅助数据的两线线由一个2的w - 4周转换电路;

二次多项式发生器解扰主要数据和辅助数据为基础的第二次多项式收到两线线经由2的w - 4周转换电路，其中第二次多项式不同于第一多项式;和

条线故障探测器，加上第一多项式发生器和第二多项式发生器，检测数量反转点的信号电平在descrambled中学数据每单位时间内，和输出线路故障信号表明，麻烦的是两线线的人数时发现反转点超过预定人数。

景发明

1 。 地的发明

发明是针对两线全双工调制解调器的时间分为数据纳入主渠道的数据和次要通道数据使用两线线发送和接收数据。

场中的调制解调器专用线路，以满足需求的减少，线路费，两线全双工调制解调器正在逐步取代四线全双工调制解调器。

果调制解调器是两线类型，收费四线不适用，因此，减少了线路收费约5000日元，每月是可能的。 了处理故障的专用线路，其中两线全双工调制解调器的使用，需求增加了自动备份，所以有需求的网络监管。

2 。 明相关艺术

两线全双工9600 bps的调制解调器，例如时分电路时间分为12,000 bps的数据，这是符合国际电话电报谘询委员会建议32条之二成五，主渠道的9600 bps的数据和次要通道数据的2400点。 些数据然后炒和调制方式的传输，并传送到专用线通过一个2的w - 4周转换电路。

一方面，因为接收信号从2的w - 4周转换电路包括一个回声组成部分发送信号，在全双工通信，回声估计部分预测的回声部分发送信号。 声部分减去一部分的加法器的接收信号是由2的w - 4周转换电路。 后，信号解调和接收descrambled的一部分，并划分为9600 bps的主渠道和2400 bps的次要通道，然后发送给终端方面。

这种方式下，两线全双工通信的实现。

便说一下，该功能是次要通道传输信号的监督和控制信号的网络。 些都是低速信号的约75个基点。 此，速度缓慢的这些信号，必须增加的分配速度， 2400点。 此目的，收到了75个基点的信号是通过多点抽样样本，并从而2,400 bps的输出信号，获得。

有麻烦的专用线路，调制解调器这一建设转向公共线（即备用线） 。

而，调制解调器常规建设有以下缺点：

（ 1 ）即使专用线断开，在两线全双工调制解调器，因为2的w - 4周转换电路连接线，阻抗线的变化，并成为高。 此，由于改变了阻抗，回声组成部分发送信号的变化，因此仍即使减法的回声部分回声估计部分。 声部分将因此出现一个接收信号，并将检测作为承运人的接收部分。 此，自动均衡运行，从而履行正常接收作业。 此，切断线无法检测，因此很难切换到备份系统。

（ 2 ）同样，由于通讯质量的二级渠道是一样的质量，沟通的主要渠道，当行恶化，监控手段的二级渠道将受到阻碍。 就使人们很难将切换到备份系统。

要发明

此，一个物体本发明是提供一个双线全双工调制解调器是能够稳定地切换到备份线路，以处理恶化和麻烦就行。

一步对象本发明是提供一个双线全双工调制解调器这是能够检测脱节的一条线和切换到备份线路。

有一个对象本发明是提供一个双线全双工调制解调器其中通信质量在二级渠道优于主渠道，因此监控的手段，二级渠道是可能的，即使一些恶化的线路质量。

据本发明的，有提供了一个双线全双工调制解调器的数据，时间分为主要通道和次要通道出动，调制，并在其后发出2的w - 4周转换电路在两线线，随后估计回波部分计算的争夺数据减去一个信号从2的w - 4周转换电路，信号从2的w - 4周转换电路解调， descrambled并分为主要数据和二级数据，两线全双工调制解调器有一个发电机多项式的争夺和发电机多项式的解扰是各有不同，其中包括：

条线故障检测部分的采样数据的次要通道的多点取样，以获取二级数据和检测的数量反转点，炒次要通道数据单位时间，线路故障检测部分输出线麻烦的信号表明，有麻烦就行，如果检测到的转换点，超过预定人数。

两线全双工调制解调器如上所述，线一侧的2的w - 4周转换电路切换到备份线路根据线故障信号输出的是说线路故障检测的一部分。

外，根据本发明的，有提供了一个双线全双工调制解调器的数据，时间分为主要通道和次要通道出动，调制，并在其后发出2的w - 4周转换电路的两线线，随后估计回波部分计算的争夺数据减去一个信号从2的w - 4周转换电路和信号从2的w - 4周转换电路解调，分为descrambled和主要的数据和辅助数据，该两线全双工调制解调器有一个发电机多项式的争夺和发电机多项式的解扰是各有不同，其中包括：

多数电路，加以界定以下输出大多数信号之间的预定人数的比特说descrambled次要通道数据。

线全双工调制解调器包括上文所述的大多数电路的输出信号的大多数之间的预定人数的比特说descrambled次要通道数据。

介图

发明将更加清楚地了解从描述载于下文提及所附图纸。

。 1款（ a ） -1 （ c ）条的解释性图表解释有关的艺术。

。 2 （ a ）和2款（ b ）表明的原则，本发明。

际体操联合会。 3显示了整体结构的调制解调器据首选体现本发明。

际体操联合会。 4是一个框图显示一条线断线检测电路根据首选体现本发明。

际体操联合会。 5解释性图线断线检测解释根据首选体现本发明。

。 6款（ a ） -6 （ d ）项的解释性图表解释的运作线断线检测电路如图所示。 4 。

。 7 （ a ）和第7 （ b ）是框图显示大多数电路根据首选体现本发明。

际体操联合会。 8日是一个解释性图表解释多数决定根据手术的首选体现本发明。

述的首选体现

首选的体现，说明根据本发明的例子是有关艺术提供参考图。 1款（ a ） -1 （ c ）项。

。 1款（ a ） -1 （ c ）条的解释性图表解释有关的艺术。

两线全双工9600 bps的调制解调器1和第2款，例如，如显示图。 1款（ a ） ，时间司电路11时间分为12,000 bps的数据是符合国际电话电报谘询委员会建议32条之二成五，主渠道的9600 bps的数据分为四个频道有a ， b ， c和d和次要通道数据2400 bps的一个次要通道s作为显示图。 1款（ b ） 。 些数据然后炒和调制发送部分由20个，并传送到专用线通过一个2的w - 4周转换电路14 。

一方面，因为接收信号从2的w - 4周转换电路14包括回声组成部分发送信号，在全双工通信，回声估计部分35预测的回声部分发送信号。 声部分减去一部分的加法40从接收信号是从2的w - 4周转换电路14 。 后，信号解调和接收descrambled由21个部分，并分成主渠道的9600 bps的数据和二级渠道的2400 bps的数据，然后发送给终端方面。

这种方式下，两线全双工通信的实现。

便说一句，功能的次要通道传输监控信号和控制信号的网络的低速信号的约75个基点。 此，速度缓慢的这些信号，必须增加的一套2,400 bps的速度。 此，图所示。 1 （ c ） ， 75个基点的信号，收到的是抽样的多点采样，以便2,400 bps的输出信号，获得。

有麻烦的线，调制解调器等建筑切换到公共线（即备用线） 。

而，这种调制解调器的传统建筑有以下缺点。

使专用线断开，在两线全双工调制解调器，因为2的w - 4周转换电路14连接线，阻抗线的变化，并成为高。 此，由于改变了阻抗，回声组成部分发送信号的变化，因此不会被删除，即使减估计回声组成部分所产生的回声估计部分35 。 声部分将因此出现一个接收信号，并将检测作为承运人的接收部分21 。 此，自动均衡运行，从而履行正常接收作业。 此，切断线无法检测，因此很难切换到备份线路。

样，由于通讯质量的二级渠道是一样的质量，沟通的主要渠道，当行恶化，监控手段的二级渠道将受到阻碍。 就使人们很难将切换到备用线路。

。 2 （ a ）和2 （ b ）款的意见，显示的原则，本发明。

两线全双工调制解调器根据第一方面本发明，数据，时间分为主要通道和次要通道出动，调制，并在其后发出2的w - 4周转换电路14日的两线线，随后估计回波部分计算从炒数据减去一个信号从2的w - 4周转换电路14和信号从2的w - 4周转换电路14解调， descrambled并分为主要数据和二级数据，两线全双工调制解调器有一个发电机多项式的争夺和发电机多项式的解扰是各有不同。 线全双工调制解调器的特点是在这一条线故障检测第6部分是处置这些样本数据的二级渠道的多点取样，以获取二级数据和检测的数量反转点descrambled中学通道数据每单位时间内，在该线路故障检测第6部分输出线路故障信号表明，有麻烦就行，如果发现反转点超过预定人数。

据第二个方面，本发明两线全双工调制解调器的第一方面要求线一侧的2的w - 4周转换电路14切换到备份线路根据线麻烦这是输出信号的表示线故障检测第6部分。

两线全双工调制解调器根据第三个方面本发明，数据，时间分为主要通道和次要通道出动，调制，并在其后发出2的w - 4周转换电路14日的两线线，随后估计回波部分计算的争夺数据减去一个信号从2的w - 4周转换电路14和信号从2的w - 4周转换电路14解调， descrambled并分为主要数据和二级数据，两线全双工调制解调器有一个发电机多项式的争夺和发电机多项式的解扰是各有不同。 线全双工调制解调器的特点是包括大多数电路7的输出信号的大多数之间的预定人数的比特说descrambled次要通道数据。

据第四个方面本发明，该两线全双工调制解调器的第一个方面或的第二个方面的特点是包括大多数电路7的输出信号的大多数之间的预定人数的比特说descrambled次要通道数据。

据第一个方面本发明的数量反转点75点的数据是最高的75个二级频道，如果回声部分发送方被删除。 果回声部分发送方不会删除由于断流线，解扰收到的数据的次要通道成为随机数据，其中一些数据反演点增加，最高的2400 ，因为生成多项式为争夺的呼叫方和回答一边是各有不同。

此，通过计算一些反转点解扰数据单位时间内，断开的线可检测和切换到备份线路运营将援引没有失败。

据第三次和第四次方面，本发明解扰中的数据可能是次要通道上的速度， 2400点和二级数据可能会在75点的速度，较低的速度比主要数据。 用这一点，通信质量的二级渠道改善。

此，使用的大多数电路7 ，纠正错误，由于恶化的线在一定程度上，沟通的质量的二级渠道，提高，这反过来又使监督控制，从而顺利地备份开关或类似的可能。

（一）解释双向全双工调制解调器

际体操联合会。 是施工期显示的总体结构双向全双工调制解调器据首选体现本发明。

客厅，表示数值范围在10日，是一个驱动器/接收器驱动传送信号的sd从一个港口。 驱动器/接收器10也收到9600 bps的接收信号和输出一样的路该接收信号发送到一个端口。 示数值范围在11日是一个时间司电路时分复用的主要数据，在9600个基点，从驱动器/接收器10和二级数据，在2400个基点，从第5部分的监督，这将是稍后说明，以获得的数据为12000点和分离接收数据从48到descrambler主要数据的9600点和二级数据的2400点。

示数值范围在30日是一个爬行的争相数据按照发电机多项式图所示。 5 ，使数据成为随机数据。 示数值范围在31日是一个编码部分编码争夺的数据。 示数值范围在32是一个滚降滤波器的裁剪不受欢迎的频段组成部分。

示数值范围在33个部分是一个调制调节输出的滚降滤波器32 ，调制波。 示数值范围在34是一个衰减的表演水平的调整。 示数值范围在35是一个回声估计部分计算估计回波部分从传送输出编码部分31 。

示数值范围在12是一个数字/模拟（数字/模拟）转换器转换为数字输出的衰减34成模拟信号。 示数值范围在13日是一个低通滤波器切割不受欢迎的高频率的组成部分。 示数值范围在14日是一个2的w - 4周转换电路是连接两线线，以履行2的w - 4周的转换。 示数值范围在15日是一个切换开关私人线和公共线在响应行开关信号由政务司司长的监督的一部分5 。

示数值范围在16日是一个低通滤波器切割一个不受欢迎的高频率的组成部分接收信号是从2的w - 4周转换电路14 。 出在17日的数值范围的a / d （模拟/数字）转换器转换为模拟信号的低通滤波器16转换成数字信号。

个加法器的一部分，表明在40 ，减去估计的回声部分是发现的回声估计部分35在接收信号是输出的a / d转换器17 。 示数值范围在41是一个解调部分的解调输出的40位加法器的一部分使用的解调信号。 示数值范围在42是一个滚降滤波器的切割不受欢迎的频段组成部分。

个agc （自动增益控制）的自动调整部分的水平输出的滚降滤波器42所示的数值范围在43 。 动均衡部分平衡的输出的agc部分显示在43数值参考44 。 营商的自动相位补偿部分表明数值范围在45自动补偿阶段的承运人。 定参加46决定产出的运营商自动相位补偿部分显示在45数值参考46 。

示数值范围在47是一个解码解码部分的信号输出部分的决定46 。 示数值范围在48是一个descrambler其中descrambles数据按照发电机多项式图所示。 4和产出的数据的时间司电路11 。 示数值范围在49个是运营商发现部分检测承运人在最大输出功率为40的加法器的一部分，并产生一个载波检测信号。

示数值范围在5是监督的一部分提供了采样信号，以便二次信号样品75个基点的多点取样和输出2400 bps的二级数据和辅助数据传送的时间司电路11 。 5部分的监督也转换2,400 bps的二级数据收到时分电路11到75中学信号基点。 5部分的监督执行的监督控制。

脱节检测电路，显示在数值参考6 ，检测线断线反转点的基础上的二次数据时分电路11 。 生产线，断线检测电路6将叙述参考图。 4和5 。 示数值范围在66是一个或电路找到逻辑或承运人断线检测信号输出是由承运人检测部分49和线断线检测输出信号是由线断线检测电路6和输出结果的监督的一部分5 。

示数值范围在7是一个大多数电路确定大多数信号预定人数之间的双边投资条约的辅助数据，纠正任何错误的数据和输出数据的监督的一部分5 。 多数电路将叙述参考图。 7 （ a ）和7 （ b ）和8 。

处理器是表明在数值范围3 。 30日的爬行者， 31日的编码部分，解码部分47和48下运作descrambler控制微处理器3 。 字信号处理器的数值显示在参考4 。 出了过滤器32 ，调制部分33衰减34回声估计部分35位加法器的一部分40 ， 41的解调部分的滚降滤波器42 ，在agc部分43 ，自动均衡参与44 ，承运人自动相位补偿部分45部分46条的决定和承运人检测部分49下运作处理器控制的数字信号处理器4 。

一行动将是现在建筑描述。 要发送信号的sd从一个端口发出的驱动器/接收10至时分电路11 9600 bps的主要数据。 所示。 1 （ c ） ，二级75个基点的信号，可从第5部分的控制转化为2400 bps的辅助数据，然后再提供给时分电路11 。

分电路11所示，图。 1款（ b ） ，时分多路复用的9600 bps的主要数据和2400 bps的二级数据和产出相同的12,000 bps的数据发送。

些数据然后descrambled由爬行30和编码的编码部分31 。 些数据随后提供给滚降滤波器32时的数据带宽是有限的，其次是调制在调制部分33 。 一步，一级的数据是经衰减34和数据转换成模拟信号的d / a转换器12 。 频部分被切断模拟信号的低通滤波器13 。 后，模拟信号传输的两线通过2线的w - 4周转换电路14 。

一方面，信号从2的w - 4周转换电路14日通过的低通滤波器16日在其高频率的组成部分被删除。 the signal is then converted into a digital signal by the a/d convertor 17 and supplied to the adder part 40 so that an estimated echo component found by the echo estimate part 35 is subtracted from the converted digital signal. as a result, a pure receive signal is derived.

this receive signal is demodulated at the demodulation part 41. following this, the signal bandwidth is controlled by the roll-off filter 42, the level of the signal is adjusted by the agc part 43, and the signal is equalized by the automatic equalizer part 44. the phase component of a carrier of the signal is then adjusted by the carrier-automatic-phase-compensation part 45. thereafter, the signal is decided by the decision part 46, decoded by the decoding part 47, descrambled by the descrambler 48, and finally supplied to the time-division circuit 11.

the time-division circuit 11 divides the 12,000 bps time-division-multiplex signal shown in fig. 1(b) into 9,600 bps main data and 2,400 bps secondary data. the main data are outputted to the driver/receiver 10. the data are then outputted at the a-port as the receive data rd.

一方面，二级数据美联储多数电路7那里的大多数数据是确定和纠正的错误。 the data are then sent to the supervisory part 5 and the line-disconnection-detect part 6 which calculates the number of inversion points to detect a line disconnection. in response to the line-trouble-detect signal, the supervisory part 5 creates the switch signal cs which makes the switch 15 switch from the private line to the public line.

(b) explanation of circuit-disconnection-detect part

fig. 4 is a block diagram showing the line-disconnection-detect circuit according to the preferred embodiment of the present invention. fig. 5 is an explanatory diagram for explaining line-disconnection-detection according to the preferred embodiment of the present invention.

in fig. 4, indicated at numerical reference 60, is a data inversion-point-detect part for detecting inversion points in the 2,400 bps receive (secondary) data, and indicated at numerical reference 61 is a 1-second timer for generating a control signal every second. indicated at numerical reference 62 is a counter which is reset by the control signal from the 1-second timer 61 and calculates the number of the conversion points per second.

a data store ram composed of a 16-word ring buffer is indicated at numerical reference 63. the data store ram 63 stores for 16 seconds the per second number of the inversion points which was found by the counter 62, and in response to an output of the 1-second timer 61, admits the data of the counter 62 thereinto. indicated at numerical reference 64 is a 16-word-data-adder circuit for adding 16-word data in the data store ram 63 and for outputting the number of the inversion points per 16 seconds. indicated at numerical reference 65 is a decide circuit for comparing an output of the adder circuit 64 with a threshold value, deciding whether line-trouble has occurred, and for outputting a line-trouble detect signal.

with reference to figs. 5 and fig. 6(a)-6(b), the two-wire full-duplex modem requires that the scramble and descramble generator polynomials are different from each other between the up channel and the down channel to thereby eliminate correlation between the channels.

disconnection of the line accompanies an abrupt change in the impedance on the line, and therefore, an echo of the send side will be sent back to the receive side. however, the echo canceler of the receive side is still not converged, and the waveform of the echo as it is is processed as a receive waveform, although the line is disconnected for a moment on the receive side. the eye pattern remains open, and sqd which shows the condition of the quality of the line stays on (ie, condition excellent).

for this reason, it is not possible to detect trouble on the line from outside.

incidentally, as described earlier, since the generator polynomials are different from each other between the send side and the receiver side, the echo sent back to the receive side is reproduced as random data.

the signal speed in the secondary channel is 75 bps. hence, under a normal condition, the number of the inversion points is 75 at most. however, under an abnormal condition, since the echo component is random, in conformity with the line speed (2,400 bps), the number of the inversion points increases to a maximum of 2,400.

therefore, by detecting the number of the data inversion points, trouble on the line can be sensed.

to realize this, as shown in fig. 6(a) the 2,400 bps secondary data are supplied to the data inversion-point-detect part 60 to compare the current data with the data obtained at precedent sampling by using an exclusive or gate circuit 82 and a 1-bit delay circuit 81. if the values of a bit and the subsequent bit are different from each other, it is recognized that a inversion point exists and the recognized inversion point is supplied, as a clock pulse, to the counter 62 which is located at the downstream side.

the 1-second timer 61 provides the counter 62 with a reset pulse every second, whereby write timing is supplied to the data store ram 63.

the counter 62 counts up in accordance with the clock pulse from the data inversion point-detect circuit 60 as shown in fig. 6(b). the counter 62 resets its count every time it receives a reset signal from the timer 61, concurrently with which, results, which are yielded in the counter 62, are serially and recursively written in the data store ram 63 in response to a write timing signal as shown in fig. 6(c).

since the adder circuit 64 adds up all data which are stored in the data store ram 63, every time data of the counter 62 are written in the data store ram 63, the adder circuit 64 adds up data for 16 seconds and outputs the same.

the output of the adder circuit 64 is output every second, and therefore, reflects a per-second change in the condition of the line as shown in fig. 6(d). the per-16-second count result outputted every second is sent to the decision circuit 65 every second. in light of a predetermined threshold value, the decision circuit 65 decides whether there is a trouble on the line.

since data transmission at 75 bps is the maximum at the send side, the number of the data inversion points is a maximum of 75 per second and a maximum of 1,200 per 16 seconds. however, if there is a trouble on the line, the maximum number of data inversion points is 2,400 per second, ie, 38,400 per 16 seconds.

hence, by using the figure 2,400 per second as a threshold value th, for example, trouble on the line can be detected by using the subtracter 88 and comparator 89.

the reason why the sum of the data (namely, the inversion points) per 16 seconds is used as the threshold value is because the line could be sometimes disconnected for 1 to 10 seconds. to distinguish such line disconnection, a per 16-second sum is adopted as the threshold value.

(c) explanation of majority circuit

fig. 7(a) is a construction view showing the structure of the majority circuit according to the preferred embodiment of the present invention. fig. 8 is an explanatory diagram for explaining majority decision operation according to the preferred embodiment of the present invention.

in fig. 7(a), indicated at numerical reference 70 is a shift register for converting serial-secondary-data at 2,400 bps into 3-bit parallel data. indicated at numerical reference 71 is a majority rom in which, as shown in fig. 7(b), 3-bit majority output data are stored in correspondence to data received therein.

the majority-decision operation will be described with reference to fig. 8 。

as far as the main channel is separated by tdm function, the quality of communication of the secondary channel is simply the same as that of the main channel, which in turn makes it impossible to perform supervisory control by means of the secondary channel even if the line deteriorates.

on the other hand, the speed in the secondary channel may be much slower than that of the main channel, the quality in the secondary channel can be improved by utilizing this.

in other words, in the main channel, the speed of the secondary channel is 2,400 bps, equal to 32 times 75 bps, ie, the slowest speed necessary for the secondary channel, by processing the receive data in the majority circuit 7, the quality of communication on the secondary channel is improved.

describing with reference to figs. 7(a) and 7(b), the receive data are supplied to the shift register 70 where they are converted into 3-bit parallel data. the parallel data are given to the rom 71 as address information. the rom 71 yields outputs as those shown fig. 7(b) and outputs the majority result.

hence, as shown in fig. 8, even if the secondary data (2,400 bps) become "101" or "010" due to deterioration on the line to a certain extent, by performing majority decision, "101" or "010" can be corrected into "111" or "000," respectively. thus, the quality of communication of the secondary channel is improved, and therefore, stable network supervisory control is performed.

(d) explanation of other embodiments

in addition to the preferred embodiment heretofore described, the following modifications and other embodiments can be made to the present invention.

(1) although the foregoing has described the preferred embodiment in relation to 9,600 bps modems, the present invention can be applied to modems of other speeds such as 12,000 bps.

(2) although the foregoing has described the line-disconnection-detect part 6 as a hardware unit, the line-disconnection-detect part 6 may be realized using a microprocessor or the like. that is, the line-disconnection-detect part 6 may be one of the functions which are performed by the supervisory part 5.

(3) although the foregoing has described the majority circuit 7 as a hardware unit, the majority circuit 7 may be realized as one of the functions which are performed by the supervisory part 5.

(4) although the foregoing has described that the majority circuit 7 stores 3-bit majorities, the majority circuit 7 may store 4-bit majorities instead.

while the invention has been described in detail, the foregoing description is in all aspects illustrative and not restrictive. it is understood that numerous other modifications and variations can be devised without departing from the scope of the invention.

as described above, the present invention has the following effects.

(1) since it is possible to detect trouble on the line by means of the secondary channel and the quality of communication on the secondary channel is improved, backup control or the like can be performed even if the line deteriorates.

(2) performed by calculation of the number of the inversion points and by a majority decision operation, backup control or the like is easy and inexpensive.